探花 巨乳 中欣晶圆12英寸BCD硅片晌期松懈
在本文中，咱们要点询查高密度共封装光学器件 (CPO) 应用中的光学接口挑战，在这些应用中，除了人所共知的低损耗、宽带和偏振无关光学耦合要求外，还增多了拼装产量和可推广性。尽管也曾使用绝缘体上硅 (SOI) 平台 220nm 厚的晶体硅层中的锥形硅模式尺寸颐养器证明了光纤旯旮与透镜光纤的灵验耦合探花 巨乳，但由于光学接口处的光斑尺寸较小，导致瞄准衙役严格，况且透镜光纤需要有空气漏洞能力遍及使命，因此防碍了其在高隐约量封装中的大规模应用。
为了假想光学接口以增多光斑尺寸，现时最常见的范例是使用互补金属氧化物半导体 (CMOS) 芯片的后端 (BEOL) 堆栈中常见的 SiN 层。吸收逆向 SiN 锥形将大光学模式从平切、行业尺度单模光纤 (SMF) 过渡到 Si 纳米波导中的精良戒指模式，而不会点燃 BEOL 集成的浅易性。
基于由 Si 光子层与附加 SiN 光子层组合而成的混杂平台的旯旮耦合器，在 O 波段和 C 波段中，对横向电场 (TE) 和横向磁场 (TM) 极化，可为 SMF 提供 -1.5dB/光纤的典型耦合成果。这些高效旯旮耦合器的一个要津方面是去除 SOI 晶片的埋氧层 (BOX) 层下方的衬底，以难得推广模式泄漏到 Si 衬底中。固然这不错集成 V 型槽以进行 SMF 的无源拼装，但它对光学 I/O 密度酿成了戒指。
为了使 CPO 已毕其在多节点东说念主工智能/机器学习 (AI/ML) 集群中的筹议芯片 (XPU) 和高带宽存储器 (HBM) 之间高带宽、低延伸和低功耗互连的容许，一种更具可推广性的光学接口惩办决议至关紧要。在 imec，正在招引几种构建模块来实现这一野心。一个要津的构建模块波及进一步假想 SiN 旯旮耦合器，以实现向高密度团员物光波导的绝热模式颐养。该组件用作 SMF 的模式颐养器，同期还提供中介层或封装基板上的光学重分派功能。该惩办决议通过将光纤接口从头定位到可用空间更大的中介层或封装旯旮，增多了光学 I/O 一语气的密度并允许更高的光纤数目。
第二个构建模块应用低损耗、高密度晶圆上 SiN 波导行动数十个 XPU 或 HBM 之间的晶圆级光学互连 (WL-OI) 。这种范例需要在有源光子集成电路 (PIC) 芯片和光学互连晶圆之间缔造低损耗、高产量的光耦合接口，其中有源 PIC 芯片包括调制器和光电探伤器，而光学互连晶圆包括长距离路由波导和光纤耦合接口。
基于团员物波导的光重漫步层
以下部分先容了假想、制造和表征基于团员物波导的光重漫步层所需的设施。
假想。咱们的第一个构建模块基于具有新式 SiN 锥形的硅光子芯片与基于团员物波导 (PWG) 的光学重漫步层 (光学 RDL) 之间的绝热模式颐养，该模块有可能集成在各式类型的中介层或封装基板上。
关于光学 RDL，市面上有多种团员物光波导材料可供选用，它们具有低光损耗、折射率可控、高温褂讪性、与回流焊合兼容以及褂讪的光学性能等优异特点。咱们选用了两种不同的团员物波导材料，EpoCore/EpoClad 和 OrmoCore/OrmoClad，均由德国微抗蚀剂时期公司提供。关于这两种材料，咱们猜度了两种界面：1) SiN-to-PWG 界面，2) PWG-to-SMF 界面。在这两种情况下，都调整了团员物波导尺寸以优化耦合成果，最终笃定了一种材料的尺寸，随后将其用于推行使命。
SiN 锥形波导的高度固定为 400nm，而宽度则沿锥形变化，从尺度宽度 710nm 出手，在锥形顶端处变窄至 130nm。SiN 被多层氧化物层包围，以确保模式戒指。为了发生绝热耦合，光学模式应从一个波导传输到另一个波导，并尽量减少向放射模式或高阶模式的颐养。为了实现这少量，SiN 锥形宽度必须以用心假想的款式沿传播标的变化。最浅易的选用是沿传播标的线性调动锥形宽度，从而允许模式耦合发生在两个波导的相位匹配点隔邻。固然这不是假想锥形耦合器的最灵验范例，况且经常会导致更长的锥形，但咱们选用了这种范例来比拟两种团员物波导材料的性能。
图 1：关于方形 EpoCore/EpoClad 团员物波导型 ORDL 的各式尺寸，SiN 到 ORDL 绝热耦合的耦合成果与线性 SiN 锥度的长度的干系。
图 1追想了 EpoCore/EpoClad 的特征模式推广 (EME) 模拟收尾，图 2追想了OrmoCore/OrmoClad 的特征模式推广 (EME) 模拟收尾。OrmoCore/OrmoClad 的折射率对比度更高，因此不错使用更短的 SiN 锥形，这是首选。由于 ORDL 需要与 SMF 耦合，因此还猜度了两种团员物波导材料的 ORDL-to-SMF 界面，波导尺寸各不疏通。图 3追想了收尾。
图 2：SiN 到 ORDL 绝热耦合的耦合成果与方形 OrmoCore/OrmoClad 团员物波导型 ORDL 的各式尺寸的线性 SiN 锥度长度的干系。
关于尺寸在 3μm 至 6μm 之间的 EpoCore/EpoClad 团员物波导，重迭成果可达到约 95%。由于 OrmoCore/OrmoClad 波导的折射率对比度较大，重迭率从 6μm 的约 83% 降至 3μm 的不到 70%。关于尺寸低于 3μm 的波导，由于戒指减少，模式出手推广。固然字据这项猜度，这两种团员物波导材料都是可行的，但咱们决定无间使用 EpoCore/EpoClad 进一步优化 SiN 锥形并进行推行使命。
图 3：尺度 SMF 与不同尺寸的方形团员物波导的模式重迭。
为了优化 SiN 到 ORDL 的耦合接口，通过在隔离相位匹配条目的区域更快速地调动锥体宽度，同期在光学模式耦合的要津区域更逐渐地调动锥体宽度，假想了更高效的锥体。这些要津区域对尺寸变化很敏锐，锥体尺寸的任何快速变化都会导致模式耦合成果低下，从而导致放射损耗增多或与高阶模式耦合。SiN 锥体的精准布局是使用半贯通范例界说的，确保锥体的一语气部分之间有较大的重迭 。EME 模拟用于优化 SiN 到 ORDL 耦合器损耗与锥体长度的干系，适用于通盘 O 波段的波长。也曾实现了耦合器长度低于 1 毫米的假想探花 巨乳，同期在通盘 O 波段光谱范围内将耦合器损耗保抓在远低于 1dB 的两个极化水平（收尾如图 4所示）。
图 4：基于 EpoCore/EpoClad 团员物波导的 SiN 到 ORDL 绝热耦合器的宽带行动。
在猜度 ORDL 相干于 PIC 的瞄准衙役时，咱们发现 1dB 横向瞄准罪戾衙役为 ±1.8μm，这王人备在咱们的野心集成和拼装用具的才略范围内。收尾如图 5所示。
图 5：ORDL 相干于 SiN 锥形波导的瞄准衙役。
制造。也曾制造了具有优化 SiN 锥形假想的 PIC，况且通过旋涂 EpoCore 材料和在 PIC 上光刻图案化团员物波导，推行性地集成了 EpoCore/EpoClad 团员物波导。旋涂参数和光刻图案化配方都经过反复微调，以匹配假想的 ORDL 芯尺寸。图 6裸露了制造的测试样品。在临了一步中，旋涂 EpoClad 以得到顶部包层，确保光泽被戒指在 ORDL 内。
图 6：集成在具有 SiN 锥形的 PIC 上的 ORDL 的光学显微镜图像。
特点分析。咱们准备了不同的测试样品进行光学特点分析，以便对总测量损耗进行细分。关于 ORDL 切回分析，使用了不同长度的团员物波导（不与 SiN 锥形耦合），并猜度了通盘 O 波段的传播损耗。
在波长为 1310nm 时，传播损耗低于 0.5dB/cm。此外，还不雅察到光纤到 ORDL 对接耦合损耗为每面 1dB。SiN 测试芯片包括 SiN 螺旋，用于搜检 SiN 波导的传播损耗。测量到的损耗小于 1dB/cm，这与之前讲演的等离子增强化学气相千里积 (PECVD) SiN 值一致。推行测量到光纤到光纤的总插入损耗为 4dB，理解为两个 1dB 光纤到 ORDL 耦合损耗、0.5dB 团员物波导传播损耗（关于 1cm 波导长度）、0.5dB SiN 波导传播损耗，以及 SiN 和 ORDL 之间每个绝热过渡的两个 0.5dB 损耗。特点收尾追想在图 7中。下一步将包括在 ORDL 内实现光学扇出，并在各式类型的中介层或封装基板上将光学 RDL 与电气 RDL 集成。
图 7：在 PIC 上将光学 RDL 与优化的 SiN 锥形集成后的特点收尾。
晶圆级光学互连
正在招引的下一个构建模块是晶圆级光学互连。由于互连距离预测将达到几十厘米，因此舛错需要约略横跨通盘 300 毫米晶圆的超低损耗波导 (<0.2dBcm)，以及富裕密集的波导间距 (<10μm) 和富裕精良的鬈曲半径 (<100μm)。在本文中，咱们先容了一种 300 毫米晶圆级 SiN 波导时期，该时期将低压化学气相千里积 (LPCVD) SiN 波导与高精度光刻掩模版拼接相鸠集，从而使拼接损耗低于 0.01dB。鸠集 400nm 厚 LPCVD SiN 波导的低线性传播损耗和高光学戒指，展示了长达 56cm 的跨晶圆环回波导，全波导损耗仅为 0.15dB/cm，包括多达 20 个针脚接口以及 56 个 100μm 半径的 90 度弯头。
晶圆制造和光罩拼接。300mm 晶圆加工从千里积 2.7μm 厚的氧化硅层出手。接下来，千里积 400nm 厚的 LPCVD SiN 层。LPCVD SiN 层使用 193nm 浸没式光刻时期进行图案化，使用两个不同的光罩，每个光罩笼罩通盘 26mm x 33mm 芯片。每个芯片通过专用光刻功课与所选光罩一齐曝光，从而实现完整的晶圆曝光，如图8a所示。为了实现相邻芯片之间的光罩拼接，每个芯片与扫数相邻芯片重迭，并在重迭处摒弃笼罩结构以表征芯片到芯片的错位。图 8b 裸露了拼接界面的几个扫描电子显微镜 (SEM) 显微相片，裸流露很是平滑的过渡，莫得任何显著的波导体式不法规性。使用每个芯片六个不同位置的专用笼罩符号测量相邻芯片之间的错位。对系数四片晶圆进行了全晶圆测量，不雅察到的最大 x 或 y 错位为 12nm。在 SiN 图案化之后，千里积氧化物顶部覆层并随后进行平坦化，野心是 SiN 顶部剩余 2.6μm 的氧化物。
图 8：a) 带有光罩缝合 SiN 波导束的制造 300 毫米晶圆的相片；b) 缝合区域的详确顶视图 SEM 图像。
拼接接口和光学测试结构的假想。应用上一节所述的先进 193nm 光刻时期的掩模版拼接的高瞄准精度，咱们假想了相对浅易、具有紧凑占大地积的突变拼接接口。为了实现 O 波段 TE 模式的低光损耗，咱们探索了两个要津假想参数：1) 拼接接口处的波导宽度，可选地从标称 710nm SiN 波导宽度逐渐减小至 1.8μm 或 2.5μm（使用长度低于 35μm 的紧凑型低损耗锥形）；2) 两次光刻曝光之间的重迭，范围从 10nm 到 50nm。字据完整的 3D 有限差分时域 (FDTD) 模拟，关于高达 20nm 的重迭罪戾，此类接口预测会产生低于 0.006dB 的光损耗。实现了具有 100 个缝合接口的专用螺旋波导结构，以及莫得缝合的参考螺旋波导，以索取晶圆级的缝合损耗。
行动一个浅易的观念考证演示，咱们还通过陈设波导束（在第一个掩模版上）和鬈曲/停止结构（在第二个掩模版上）包含了几个跨晶圆环回波导。环回波导具有不同的总传播长度（高达 56 厘米）、拼接接口数目（高达 20 个）和 100μm 半径 90 度鬈曲数目（高达 56 个），扫数假想都吸收疏通的拼接锥度宽度假想扫描。关于扫数测试结构，都实施了 SiN 光栅耦合器来实施晶圆级测试。
测量收尾。最初，使用由半径为 50μm 的 90 度鬈曲的切回螺旋波导构成的尺度测试结构进行 SiN 波导损耗和鬈曲损耗测量，收尾裸露标称线性传播损耗为 0.165dB/cm，鬈曲损耗为 0.007dB/鬈曲（图 9a）。接下来，测量缝合螺旋测试结构。索取的缝合损耗值经常很是低（图 9b），有些情况下由于晶圆级测试时期光纤耦合重复性不齐全（~1dB 变化）而裸露负值。因此，咱们不错保守地得出缝合损耗的上限为 0.01dB/接口。
随后，测量了跨晶圆环回波导，如图9c所示。通过线性拟合得出的全量（参考长度）波导损耗为 0.15dB/cm，适用于在晶圆上测量的扫数环回波导组，与拼接锥形宽度无关。即使是宽度为 710nm 的非锥形 SiN 波导也阐述出如斯低的拼接损耗，进一步证据了光刻经过中的高瞄准精度。此外，所展示的无锥形拼接界面具有最小的占用空间。
图 9：a) 水面上尺度测试结构上的螺旋波导的 SiN 波导传播损耗和 90 度鬈曲；b) 测量测试结构的缝合损耗与光刻重迭和锥度宽度；c) 测量跨水环回 SoiN 波导的光纤到光纤插入光谱和线性拟合的全波导损耗谱（红色）。
光学互连晶圆系统
吸收高精度集体芯片到晶圆电介质键合工艺，实现拼装的 PIC 芯片和 300 毫米光学互连晶圆之间的低损耗 SiN 波导衰减耦合（图 10b）。锥形 SiN 波导专为高效、瞄准罪戾容忍和宽带衰减耦合而假想，关于短至 0.5 毫米的衰减耦合器 (EVC)，在 O 波段的插入损耗永久低于 0.5dB。
晶圆制造、芯片到晶圆的集体拼装和 SiN EVC 假想。300mm 晶圆处理从 4.1μm 厚的氧化硅千里积出手，它用作底部包层并减少衰减耦合器 (EVC) 模式与 Si 衬底的互相作用。接下来，千里积 400nm 厚的 PECVD SiN 层，并使用 193nm 浸没式光刻进行图案化。在 SiN 层图案化之后，千里积氧化物顶部包层并随后进行平坦化 - 野心是在 SiN 顶部剩余 200nm 的氧化物。然后千里积一层薄 SiCN 层以增强芯片到晶圆的集体键合强度。随后，拼装经过从翻转和将晶圆键合到第一个临时载体出手，以将 Si 衬底减薄至 100μm。接下来，使用刀片切割将 7x7mm2 大小的虚构“有源”PIC 芯片单独化。然后，将 PIC 芯片摒弃到第二个临时玻璃载体上，并使用主瞄准符号瞄准。临了，将玻璃载体上的 PIC 芯片集体振荡到底部 PIC 晶圆上，并使用次级笼罩符号再次瞄准。图 10c裸露了所得横截面的走漏图。图 10d裸露了 TEM 图像，裸露了两个 SiN EVC 被 400nm 厚的氧化物包层和 30nm 厚的 SiCN 电介质粘合层离隔。
图 10：a) 应用 EVC 在有源 PIC 和无源互连晶圆之间实现低损耗耦合的光学互连晶圆级系统走漏图；b) 本文报说念的简化集体芯片到晶圆拼装光子系统；c) 拼装和 EVC 堆栈的详确走漏横截面；d) 集体芯片到晶圆键合的 SiN 基 EVC 的横截面 TEM 图像。
存在多种假想范例不错优化绝热 SiN EVC，以实现宽带、低损耗耦合和对瞄准罪戾的鲁棒性。在这项使命中，咱们吸收了“FAQUAD”（快速准绝热）范例 ，得到了如图11c所示的典型 EVC 抽象，该抽象将 SiN 波导宽度从标称的 710nm 逐渐减小到 EVC 区域的最小 130nm。咱们实施了 0.5mm、1mm 和 1.5mm 的 EVC 长度，以探索耦合器占用空间、耦合性能和对错位的鲁棒性之间的衡量。如图11a所示，在键合到晶圆上的 100 个 PIC 中，有 51 个包含 FAQUAD EVC，咱们将在本文的其余部分进行讲演。另外 49 个键合 PIC 包含替代 EVC 假想，将在其他场合进行讲演。为了索取 EVC 损耗，实施了三种具有不同 EVC 颐养数（0、6 和 18）的测试结构，并使用 SiN 光纤光栅耦合器（图 11d-f）在晶圆级上进行测量，使用 O 波段的 TE 偏振激光。应用双变量线性拟合将 SiN EVC 与 SiN 波导损耗分离（图 11f-i）。
图 11：a) 300mm 光互连晶圆拼装 PIC 芯片的相片；b) 底部晶圆和顶部 PIC 的总体布局；c) 用于 SiN 波导 EVC 的“FAQUAD”锥度抽象；d) EVC 损耗测试宏；e) xy 瞄准界说；f) 典型的测量光纤到光纤传输频谱；g) 用于索取 EVC 和波导损耗的双变量拟合模范；h) 典型的索取的 EVC 和波导损耗频谱。
SiN EVC 损耗的晶圆级测量和分析。使用上头描摹的测试结构，咱们对不同长度的 EVC 进行了晶圆级测量。图 12a裸露了 O 波段 60nm 范围内的 EVC 损耗光谱。在波长 1310nm 处，大普遍 EVC 的插入损耗低于 0.5dB（见图12b），1.5mm、1mm 和 0.5mm 长的 EVC 的平均± 3σ 值永诀为 0.36 ± 0.18dB、0.37 ± 0.24dB 和 0.32 ± 0.15dB。在较短的波长下，几个芯片阐述出更高的 EVC 损耗，主要发生在横向（y）错位较大的 PIC 芯片中。值得注意的是，由于加工问题，讲演的晶圆（和顶部 PIC 芯片）上的 SiN 波导传播损耗相对较高，范围为 4 到 6dB/cm。部分过量传播损耗也镶嵌在索取的 EVC 损耗中，通过在改日的推行中减少这种传播损耗，咱们预测约略将 EVC 损耗裁汰 0.1 到 0.2dB。
就举座光学产量而言，1.5 毫米长的 EVC 假想阐述最好，为 75.5%，其次是 1 毫米和 0.5 毫米长的 EVC，永诀为 68% 和 57%。这次运转招引运行中得到的不齐全产量是由多种身分酿成的，包括在芯片到晶圆的集体拼装经过中的芯片亏蚀、不良闲逸的形成（主要出现时芯片旯旮）以及横向（y 轴）错位。0.5 毫米长的 EVC 对横向错位罕见敏锐，如图12c左侧面板所示，其中 7 个具有非功能性 EVC 的芯片阐述出大于 1μm 的横向错位。1.5 毫米长的 EVC 不错容忍高达 1.5μm 的横向错位，如图12c右侧面板所示。如预期的那样，纵向（x 轴）错位对耦合损耗的影响要小得多。通过优化集体芯片到晶圆键合工艺，咱们正在惩办导致产量亏蚀的扫数身分，并将在改日的使命中讲演收尾。
图 12：晶圆级 EVC 损耗测量与耦合器长度的干系；a) 损耗光谱；b) 1310nm 波长下的损耗统计；c) 损耗与 x 和 y 错位的干系。注意：d 莫得神色的数据点代表无功能的 EVC探花 巨乳。